`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date:    18:26:12 11/08/2008 
// Design Name: 
// Module Name:    FullwordMux 
// Project Name: 
// Target Devices: 
// Tool versions: 
// Description: 
//
// Dependencies: 
//
// Revision: 
// Revision 0.01 - File Created
// Additional Comments: 
//
//////////////////////////////////////////////////////////////////////////////////
module FullwordMux(
    input [15:0] zero,
    input [15:0] one,
    output reg [15:0] muxOutput,
    input muxSelect
    );
always@(*)
if(muxSelect)
muxOutput <= one;
else
muxOutput <= zero;
endmodule
